本课程的学习目的在于使学生熟悉专用集成电路的概念，初步掌握专用集成电路的设计方法和设计流程。本课程结合先进的技术和设计方法，以Veilog HDL为工具，针对IC系统前端设计的重要内容和工程设计技术进行了全面深入的讨论。主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据ASIC设计的工程需求，重点关注testbench的设计编写、验证和测试技术。本课程把RTL描述、电路综合和testbench验证、测试技术紧密结合，使培养学生初步掌握RTL级数字电路模块和系统描述、设计、验证的基本流程和工程设计方法。